ESP-IDFを使ってみる

ESP32-S31開発ボード

2025年11月頃にESP-IDF V6.1の開発版が公開されました。
開発版をインストールしたら、ESP32-S31がターゲットになっていました。
こちらに英語版の概要が、こちらに日本語版の概要が公開されています。

$ idf.py set-target

              Usage: idf.py set-target [OPTIONS]
              {esp32|esp32s2|esp32c3|esp32s3|esp32c2|esp3

                                      
































              2c6|esp32h2|esp32p4|esp32c5|esp32c61|linux|esp32h21|e

                                      
































              sp32h4|esp32s31}

              Try 'idf.py set-target --help' for help.

              

              Error: Missing argument
              '{esp32|esp32s2|esp32c3|esp32s3|esp32c2|esp32c6|esp32h2|esp32p4|esp32c5|esp32c61|linux|esp32h21|esp32h4|esp32s31}'.
































              Choose from:

                      esp32,

                      esp32s2,

                      esp32c3,

                      esp32s3,

                      esp32c2,

                      esp32c6,

                      esp32h2,

                      esp32p4,

                      esp32c5,

                      esp32c61,

                      linux,

                      esp32h21,

                      esp32h4,

                      esp32s31

こちらにS31のデータシートが公開されました。
先行してアナウンスが有ったESP32-H21やESP32-H4よりも早くデータシートが公開されたので驚きました。
何と比較していいのかよく分かりませんが、とりあえずESP32-C5との比較です。
Image and Audio Processingという今までのSoCにはないカテゴリーが出現しています。
CPUクロックスピードも最速で、周辺機器ももれなくと言う感じです。
Ethernet、Bluetooth Classic、DACをサポートしているので、機能的には無印ESP32の後継と言う感じです。
こちらのページではSシリーズの一部として記載されています。

	ESP32-C5	ESP32-S31
HP Core	32-bit RISC-V single-core processor, up to 240MHz	32-bit RISC-V dual-core processor, up to 320MHz
ULP Core	32-bit RISC-V single-core processor, up to 40MHz	32-bit RISC-V single-core processor
Memory	320 KB ROM 384 KB HP SRAM 16 KB LP SRAM Flash/PSRAM controller with cache is supported Flash in-circuit programming (ICP) is supported	320 KB ROM 512 KB HP SRAM 32 KB LP SRAM Flash/PSRAM controller with cache is supported Flash in-circuit programming (ICP) is supported
Wi-Fi	2.4 and 5 GHz dual band 802.11 b/g/n/ax	2.4 GHz single band 802.11 b/g/n/ax
Bluetooth LE	Bluetooth Core 6.0/Bluetooth Mesh 1.1	Bluetooth 5.4/Bluetooth Mesh 1.1
Bluetooth Classic		Support BR/EDR
IEEE 802.15.4	Compliant with IEEE 802.15.4-2015 protocol • Thread 1.4 • Zigbee 3.0	Compliant with IEEE 802.15.4-2015 protocol • Thread 1.4 • Zigbee 3.0
PSRAM	Supported	Supported
GPIO	• 29 × programmable GPIOs	• 60 × programmable GPIOs
Image and Audio Processing		• JPEG Codec • Pixel-Processing Accelerator • Audio Sample Rate Converter • CORDIC Accelerator • LCD and Camera Controller
Digital Interfaces and Peripherals	• 29 × programmable GPIOs • 1 × 12-bit SAR ADCs, up to 6 channels • 1 × Temperature sensor • 1 × Brownout detector • 1 × Analog voltage comparator • 2 × UART • 1 × Low-power UART • 2 × SPI ports for communication with flash/PSRAM • 1 × General purpose SPI port • 1 × I2C • 1 × Low-power (LP) I2C • 1 × I2S • 1 × Pulse count controller • 1 × USB Serial/JTAG controller • 2 × CAN FD controllers, compatible with ISO 11898-1:2015 • 1 × SDIO 2.0 slave controller • 1 × LED PWM controller, up to 6 channels • 1 × Motor Control PWM (MCPWM), up to 6 channels • 1 × Remote control peripheral (RMT) (TX/RX) • 1 × Parallel IO interface (PARLIO) • 1 × General DMA controller (GDMA), with 3 transmit channels and 3 receive channels • 1 × BitScrambler controller • 1 × Event task matrix (ETM)	• 60 × programmable GPIOs • 1 × 12-bit SAR ADCs, up to 6 channels • 1 × Temperature sensor • 1 × Brownout detector • 1 × Analog voltage comparator • 4 × UART • 1 × Low-power UART • 2 × SPI ports for communication with flash/PSRAM • 1 × General purpose SPI port • 2 × I2C • 1 × Low-power (LP) I2C • 2 × I2S • 2 × Pulse count controller • 1 × USB 2.0 high-speed OTG • 1 × USB Serial/JTAG controller • 1 × 1000 Mbps Ethernet MAC • 1 × CAN FD controllers, compatible with ISO 11898-1:2015 • 1 × SDIO 2.0 slave controller • 2 × LED PWM controller, up to 8 channels • 4 × Motor Control PWM (MCPWM), up to 6 channels • 1 × Remote control peripheral (RMT) (TX/RX) • 1 × Parallel IO interface (PARLIO) • 1 × General DMA controller (GDMA), with 3 transmit channels and 3 receive channels • 1 × BitScrambler controller • 1 × Event task matrix (ETM)
Analog Signal Processing	• 1 × 12-bit SAR ADCs, up to 6 channels • Temperature sensor • Brownout detector • Analog voltage comparator	• 2 × 12-bit SAR ADCs, up to 16 channels • 2 × 10-bit DAC and 2 x 12-bit DAC • Touch sensor • Temperature sensor • Brownout detector • Analog voltage comparator

こちらのESP32の一覧では、2026年6月時点で、SoC、モジュール共にサンプル出荷が始まっています。
チップサイズはESP32C5のチップサイズ(QFN 6×6)に比べ、QFN 8×8と少し大きくなっています。
2027年頃には開発ボードが入手できると思います。

こちらにESP32-S31-Function-CoreBoard-1の写真が公開されています。
Piボードの様な形状で、 Linuxが動きそうな雰囲気です。
既にこちらで開発が始まっています。
2026年6月時点で、AliExpressで$51.90で入手可能です。
こちらにESP-GMFと呼ばれる音声映像向けのフレームワークが公開されています。
ESP32-S31で動くようです。

続く．．．．